

KOREAN PATENT ABSTRACTS

(11)Publication number: **1020000004411 A**(43)Date of publication of application: **25.01.2000**(21)Application number: **1019980025843**(22)Date of filing: **30.06.1998**(71)Applicant: **HYUNDAI ELECTRONICS
IND. CO., LTD.**(72)Inventor: **CHO, SEONG HYEON
JUNG, YU CHAN**(51)Int. Cl **G02F 1/136**(54) **METHOD OF MANUFACTURING LIQUID CRYSTAL DISPLAY APPARATUS**

(57) Abstract:

PURPOSE: A method of manufacturing a liquid crystal display apparatus is provided to improve alignment performance so that opening ratio is increased. CONSTITUTION: According to the method, gate bus lines(11a) and data bus lines(11b) are formed on the lower substrate(10). A first organic insulation film(13) is formed on the gate bus lines(11a) and data bus lines(11b). A black matrix(14) is formed on the first organic insulation film(13). A second organic insulation film(15) is formed on the black matrix(14). Pixel electrodes(16) are formed on the second organic insulation film(15) according to the black matrix(14). To form the black matrix(14), following steps are performed. First, non-transparent metal film is evaporated. Second, a photoresist film is doped on the non-transparent metal film. Third, the rear surface of the lower substrate(10) is exposed by a mask of the gate bus lines(11a) and data bus lines(11b), so that a photoresist pattern is formed. Fourth, an etching is performed to the non-transparent metal film by the photoresist pattern.

COPYRIGHT 2000 KIPO

Legal Status

Date of request for an examination (20030418)

Notification date of refusal decision (00000000)

Final disposal of an application (registration)

Date of final disposal of an application (20051028)

Patent registration number (1005423020000)

Date of registration (20060103)

Number of opposition against the grant of a patent ()

Date of opposition against the grant of a patent (00000000)

Number of trial against decision to refuse ()

Date of requesting trial against decision to refuse ()

(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(51) Int. Cl.⁶
G02F 1/136

(11) 공개번호 특2000-0004411
(43) 공개일자 2000년01월25일

(21) 출원번호 10-1998-0025843
(22) 출원일자 1998년06월30일
(71) 출원인 현대전자산업 주식회사 김영환
경기도 이천시 부발읍 아미리 산 136-1
(72) 발명자 정유찬
경기도 이천시 증포동 산 55-10호 대호3차아파트 에이동 305호
조성현
경기도 성남시 분당구 구미동 201번지 건영아파트 307동 1602호
(74) 대리인 최홍순

심사청구 : 없음

(54) 액정 표시 장치의 제조방법

요약

본 발명은 상하 기판의 합착시 미스얼라인으로 인한 개구율 저하를 방지하는 액정 표시 장치의 제조방법을 개시한다.

개시된 본 발명은 본 발명은 하부 기판상에 게이트 버스 라인을 형성하는 단계와, 상기 하부 기판 상에 데이터 버스 라인을 형성하는 단계와, 상기 게이트 버스 라인 및 데이터 버스 라인과 상부에 제 1 유기 절연막을 형성하는 단계와, 상기 게이트 버스 라인 및 데이터 버스 라인과 대응되는 제 1 유기 절연막 상부에 블랙 매트릭스를 형성하는 단계와, 상기 블랙 매트릭스가 형성된 기판 상부에 제 2 유기 절연막을 형성하는 단계, 및 상기 블랙 매트릭스 사이의 제 2 유기 절연막 상부에 화소 전극을 형성하는 단계를 포함하며, 상기 블랙 매트릭스를 형성하는 단계는, 불투명 금속막을 증착하는 단계와, 상기 불투명 금속막 상부에 포토레지스트막을 도포하는 단계와, 상기 하부 판 저면으로부터 게이트 버스 라인 및 데이터 버스 라인을 마스크로 하여 후면 노광하여, 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 마스크로 하여 불투명 금속막을 식각하는 단계를 포함한다.

대표도

도2

명세서

도면의 간단한 설명

도 1은 종래의 액정 표시 장치의 단면도.
도 2는 본 발명의 제 1 실시예에 따른 액정 표시 장치의 단면도.
도 3은 본 발명의 제 2 실시예에 따른 액정 표시 장치의 단면도.
도 4는 본 발명의 제 3 실시예에 따른 액정 표시 장치의 단면도.
(도면의 주요 부분에 대한 부호의 설명)

10,30,50 - 하부 기판 11a,31a,51a - 게이트 버스 라인
11b,31b,51b - 데이터 버스 라인 13,15,33,52,54,55 - 유기 절연막
14,53 - 블랙 매트릭스 16,34,55 - 화소 전극
20,40,60 - 상부 기판 25,45,65 - 액정
32 - 블랙 염료가 포함된 절연막

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 액정 표시 장치의 제조방법에 관한 것으로, 보다 구체적으로는, 상하 기판 합착시 미스얼라인

으로 인한 개구율 저하를 방지하는 액정 표시 장치의 제조방법에 관한 것이다.

일반적으로 블랙 매트릭스는 상부 기판에 형성되며, 컬러 필터 사이에 배치되어 색 섞임을 방지한다. 아울러, 하부 기판에서 금속층으로 된 부분과 대응되도록 설치되므로써, 광누설을 방지하는 역할을 한다.

도 1은 종래의 액정 표시 장치의 단면을 나타낸 것으로서, 도면에서와 같이, 하부 기판(1) 상부에는 게이트 절연막(3)을 포함하는 박막 트랜지스터(2)가 적소에 배치되며, 박막 트랜지스터(2)의 소정 부분과 콘택되도록 화소 전극(4)이 배치된다. 이러한 하부 기판(1)과 대향하는 상부 기판(5)에는 그것의 내측면에 박막 트랜지스터(2)와 대응되도록 블랙 매트릭스(6)가 배치되고, 블랙 매트릭스(6)의 양측, 즉, 화소 전극(4)과 대응되도록 컬러 필터(4)가 배치된다. 또한, 하부 기판(1)과 상부 기판(5) 사이에는 액정(8)이 개재된다.

발명이 이루고자하는 기술적 과제

그러나, 상기와 같은 액정 표시 장치에서, 상하 기판(1,5)의 합착시 미스얼라인이 발생할 수 있는데, 이와같이 미스얼라인이 발생되면, 하부 기판의 화소 전극(3) 영역에 블랙 매트릭스(6)가 침범하게 되어, 액정 표시 장치의 개구율이 저하된다.

따라서, 본 발명의 목적은 개구율 저하를 방지하는 액정 표시 장치의 제조 방법을 제공하는 것이다.

발명의 구성 및 작용

상기한 본 발명의 목적을 달성하기 위하여, 본 발명의 일견지에 따르면, 본 발명은 하부 기판상에 게이트 버스 라인을 형성하는 단계와, 상기 하부 기판 상에 데이터 버스 라인을 형성하는 단계와, 상기 게이트 버스 라인 및 데이터 버스 라인과 상부에 제 1 유기 절연막을 형성하는 단계와, 상기 게이트 버스 라인 및 데이터 버스 라인과 대응되는 제 1 유기 절연막 상부에 블랙 매트릭스를 형성하는 단계와, 상기 블랙 매트릭스가 형성된 기판 상부에 제 2 유기 절연막을 형성하는 단계, 및 상기 블랙 매트릭스 사이의 제 2 유기 절연막 상부에 화소 전극을 형성하는 단계를 포함하며, 상기 블랙 매트릭스를 형성하는 단계는, 불투명 금속막을 증착하는 단계와, 상기 불투명 금속막 상부에 포토레지스트막을 도포하는 단계와, 상기 하부 기판 저면으로부터 게이트 버스 라인 및 데이터 버스 라인을 마스크로 하여 후면 노광하여, 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 마스크로 하여 불투명 금속막을 식각하는 단계를 포함한다.

또한, 본 발명은, 하부 기판상에 게이트 버스 라인을 형성하는 단계와, 상기 하부 기판 상에 데이터 버스 라인을 형성하는 단계와, 상기 게이트 버스 라인 및 데이터 버스 라인과 상부에 블랙 염료가 포함된 절연막을 형성하는 단계와, 상기 블랙 염료가 포함된 절연막 상부에 포토레지스트막을 도포하는 단계와, 상기 하부 기판 저면으로부터 게이트 버스 라인 및 데이터 버스 라인을 마스크로 하여 후면 노광하여, 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 마스크로 하여 블랙 염료가 포함된 절연막을 식각하여 블랙 매트릭스를 형성하는 단계와, 상기 블랙 매트릭스가 형성된 기판 상부에 유기 절연막을 형성하는 단계, 및 상기 블랙 매트릭스 사이의 제 2 유기 절연막 상부에 화소 전극을 형성하는 단계를 포함한다.

본 발명에 의하면, 게이트 버스 라인 및 데이터 버스 라인의 대응되는 하부 기판상에 후면 노광 방식을 이용하여 블랙 매트릭스를 형성한다. 이에따라, 상부 기판과 하부 기판의 합착시 미스얼라인으로 인한 개구율 저하의 문제점을 해결할 수 있다.

(실시예)

이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.

첨부한 도면 도 2는 본 발명의 제 1 실시예에 따른 액정 표시 장치의 단면도이고, 도 3은 본 발명의 제 2 실시예에 따른 액정 표시 장치의 단면도이며, 도 4는 본 발명의 제 3 실시예에 따른 액정 표시 장치의 단면도이다.

먼저, 도 2를 통하여, 제 1 실시예를 설명하면, 하부 기판(10)과 상부 기판(20)은 소정 거리를 두고 이격되어 있다.

하부 기판(10) 상부에는 공지의 방식으로 게이트 버스 라인(11a)과 데이터 버스 라인(11b)이 액티브 매트릭스 형태로 배치되어 있으며, 도면에는 도시되지 않았지만, 하부 기판(10) 상부에는 박막 트랜지스터와 게이트 절연막이 형성되어 있다. 게이트 버스 라인(11a)과 데이터 버스 라인(11b)이 형성된 하부 기판(10) 상부에 제 1 유기 절연막(13)이 도포되고, 제 1 유기 절연막(13) 상부에 블랙 매트릭스용 불투명 금속막이 증착된다. 그리고나서, 불투명 금속막 상에 포토레지스트막이 도포된다음, 게이트 버스 라인(11a) 및 데이터 버스 라인(11b)을 마스크로 하여, 후면노광해서, 불투명 금속막 상부에 포토레지스트 패턴(도시되지 않음)이 형성된다. 이 포토레지스트 패턴에 의하여, 불투명 금속막이 패터닝되어, 게이트 버스 라인(11a)과 데이터 버스 라인(11b)과 대응되는 부분에 블랙 매트릭스(14)가 형성된다. 그 후, 블랙 매트릭스(14)가 형성된 제 1 유기 절연막(13) 상부에 제 2 유기 절연막(15)이 도포된다. 제 2 유기 절연막(15) 상부에 화소 전극(16)이 형성된다. 이때, 화소 전극(16)은 블랙 매트릭스(15)로 둘러싸여있는 부분에 배치되고, 블랙 매트릭스(15)와는 미스얼라인 마진을 확보하여기 위하여 소정 간격을 두고 배치된다.

하부 기판(10)과 상부 기판(20) 사이에는 액정(25)이 개재된다.

본 실시예에서는 블랙 매트릭스(14)와 게이트 버스 라인(11a) 및 데이터 버스 라인(11b) 사이에 유기 절연막(13)을 개재하고, 유기 절연막(13) 상부에 버스 라인(11a,11b)과 대응되도록 블랙 매트릭스(14)를 형성한다. 이때, 블랙 매트릭스(14)는 후면 노광 방식에 의하여 형성되므로, 미스얼라인과 같은 문제점이 발생되지 않아, 개구율에 영향을 미치지 않는다.

도 3은 본 발명의 제 2 실시예를 설명하기 위한 도면으로서, 도 3을 참조하여, 하부 기판(30)과 상부 기판(40)은 소정 거리를 두고 이격되어 있다.

하부 기판(30) 상부에는 공지의 방식으로 게이트 버스 라인(31a)과 데이터 버스 라인(31b)이 배치되어 있으며, 도면에는 도시되지 않았지만, 하부 기판(30) 상부에는 상술한 바와 같이, 박막 트랜지스터와 게이트 절연막이 형성되어 있다. 게이트 버스 라인(31a)과 데이터 버스 라인(31b)이 형성된 하부 기판(30) 상부에 블랙 염료가 포함된 절연막(32)이 형성된다. 블랙 염료가 포함된 절연막(32)은 유기 절연막일 수도 있고, 무기 절연막일 수도 있다. 그리고 나서, 블랙 염료가 포함된 절연막(32) 상부에 포토레지스트막을 도포하고, 하부 기판(30) 저면으로부터 후면 노광하여, 게이트 버스 라인(31a)과 데이터 버스 라인(31b)에 대응되는 위치에 포토레지스트 패턴(도시되지 않음)이 형성된다. 이 포토레지스트 패턴을 마스크로 하여, 블랙 염료가 포함된 절연막(32)을 패터닝한다. 그러면, 블랙 염료가 포함된 절연막(32)은 게이트 버스 라인(31a) 및 데이터 버스 라인(31b) 상부에 형성되므로, 블랙 매트릭스 역할을 하게 된다.

그후, 결과물 상부에 유기 절연막(33)을 도포한다음, 패터닝된 블랙 염료가 포함된 절연막(32) 사이에 해당하는 유기 절연막(33) 상부에 화소 전극(34)을 형성한다. 이때, 화소 전극(34)은 블랙 염료가 포함된 절연막(32)으로 둘러싸여있는 부분에 배치되고, 절연막(32)과는 미스얼라인 마진을 확보하여기 위하여 소정 간격을 두고 배치된다. 하부 기판(30)과 상부 기판(40) 사이에는 액정(45)이 개재된다.

상기 실시예에 의하면, 게이트 버스 라인(31a) 및 데이터 버스 라인(31b) 상부에 블랙 매트릭스로서 블랙 염료가 포함된 절연막이 상술한 후면 노광 방식에 의하여 형성되므로, 미스얼라인 없이 블랙 매트릭스가 형성된다. 이에따라, 미스얼라인으로 인한 개구율 문제가 발생되지 않는다.

도 4는 본 발명의 제 3 실시예를 설명하기 위한 도면으로서, 도 4를 통하여, 제 3 실시예를 설명하면, 하부 기판(50)과 상부 기판(60)은 소정 거리를 두고 이격되어 있다.

하부 기판(50) 상부에는 공지의 방식으로 게이트 버스 라인(51a)과 데이터 버스 라인(51b)이 배치되어 있으며, 도면에는 도시되지 않았지만, 하부 기판(50) 상부에는 박막 트랜지스터와 게이트 절연막이 형성되어 있다. 게이트 버스 라인(51a)과 데이터 버스 라인(51b)이 형성된 하부 기판(50) 상부에 제 1 유기 절연막(52)이 도포되고, 제 1 유기 절연막(52) 상부에 블랙 매트릭스용 불투명 금속막이 증착된다. 그리고 나서, 불투명 금속막 상에 포토레지스트막이 도포된다음, 게이트 버스 라인(51a) 및 데이터 버스 라인(51b)을 마스크로 하여, 후면노광해서, 불투명 금속막 상부에 포토레지스트 패턴(도시되지 않음)이 형성된다. 이 포토레지스트 패턴에 의하여, 불투명 금속막이 패터닝되어, 게이트 버스 라인(51a)과 데이터 버스 라인(51b)과 대응되는 부분에 블랙 매트릭스(53)가 형성된다. 그후, 블랙 매트릭스(53)가 형성된 제 1 유기 절연막(52) 상부에 제 2 유기 절연막(54)이 도포된다. 블랙 매트릭스(53)으로 둘러싸여진 부분에 해당하는 제 2 유기 절연막(54) 상부에 화소 전극(55)을 형성한다. 그리고 나서, 화소 전극(55)이 형성된 제 2 유기 절연막(54) 상부에서 셀갭 정도의 높이 예를들어 4 내지 6 μ m의 두께를 갖도록, 제 3 유기 절연막(56)을 도포하고, 화소 전극(55)이 형성된 부분과 게이트 버스 라인(51a) 및 데이터 버스 라인(51b)이 교차되는 부분상의 제 2 유기 절연막(56)이 노출되도록 제 3 유기 절연막(56)을 패터닝한다. 이때, 제 3 유기 절연막(56)은 본 실시예에서 셀갭제 역할을 한다.

그후, 하부 기판(50)과 상부 기판(60) 사이의 공간부에 액정(65)을 충전한다.

본 실시예에 의하면, 게이트 버스 라인(51a) 및 데이터 버스 라인(51b)과 대응되는 하부 기판상에 블랙 매트릭스를 형성하고, 더불어, 화소 전극영역 및 버스 라인 교차부분을 제외한 부분에 셀갭 정도의 높이를 갖는 유기 절연막을 형성한다. 이에따라, 개구율을 확보할수 있으며, 셀갭 정도의 높이를 갖는 유기 절연막이 화소 전극 외곽에 형성되므로, 투과율을 확보하면서 셀갭을 유지시킨다.

발명의 효과

이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 게이트 버스 라인 및 데이터 버스 라인의 대응되는 하부 기판상에 후면 노광 방식을 이용하여 블랙 매트릭스를 형성한다. 이에따라, 상부 기판과 하부 기판의 합착시 미스얼라인으로 인한 개구율 저하의 문제점을 해결할 수 있다.

기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

(57) 청구의 범위

청구항 1

하부 기판상에 게이트 버스 라인을 형성하는 단계;

상기 하부 기판 상에 데이터 버스 라인을 형성하는 단계;

상기 게이트 버스 라인 및 데이터 버스 라인과 상부에 제 1 유기 절연막을 형성하는 단계;

상기 게이트 버스 라인 및 데이터 버스 라인과 대응되는 제 1 유기 절연막 상부에 블랙 매트릭스를 형성하는 단계;

상기 블랙 매트릭스가 형성된 기판 상부에 제 2 유기 절연막을 형성하는 단계; 및

상기 블랙 매트릭스 사이의 제 2 유기 절연막 상부에 화소 전극을 형성하는 단계를 포함하며,

상기 블랙 매트릭스를 형성하는 단계는, 불투명 금속막을 증착하는 단계; 상기 불투명 금속막 상부에 포토레지스트막을 도포하는 단계; 상기 하부 기판 저면으로부터 게이트 버스 라인 및 데이터 버스 라인을 마스크로 하여 후면 노광하여, 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 마스크로 하여 불투명 금속막을 식각하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 제조방법.

청구항 2

제 1 항에 있어서, 상기 화소 전극을 형성하는 단계 이후에, 화소 전극이 형성된 절연막 상부에 예정된 셀갭 정도의 두께로 유기 절연막을 형성하는 단계; 상기 셀갭 정도의 두께를 갖는 유기 절연막을 화소 전극 영역 및 게이트 버스 라인과 데이터 버스 라인의 교차점 부근을 제거하는 단계를 더 포함하는 것을 특징으로 하는 액정 표시 장치의 제조방법.

청구항 3

하부 기판상에 게이트 버스 라인을 형성하는 단계;

상기 하부 기판 상에 데이터 버스 라인을 형성하는 단계;

상기 게이트 버스 라인 및 데이터 버스 라인과 상부에 블랙 염료가 포함된 절연막을 형성하는 단계;

상기 블랙 염료가 포함된 절연막 상부에 포토레지스트막을 도포하는 단계;

상기 하부 기판 저면으로부터 게이트 버스 라인 및 데이터 버스 라인을 마스크로 하여 후면 노광하여, 포토레지스트 패턴을 형성하는 단계;


상기 포토레지스트 패턴을 마스크로 하여 블랙 염료가 포함된 절연막을 식각하여 블랙 매트릭스를 형성하는 단계;

상기 블랙 매트릭스가 형성된 기판 상부에 유기 절연막을 형성하는 단계; 및


상기 블랙 매트릭스 사이의 제 2 유기 절연막 상부에 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 제조방법.

도면


도면1



도면2



도면3



도면4

